Samsung mulai memperkuat strategi chip 2nm generasi berikutnya dengan pendekatan yang menyatukan desain dan proses manufaktur sejak tahap paling awal. Langkah ini menempatkan performa, efisiensi daya, ukuran chip, biaya produksi, dan hasil produksi dalam satu rangkaian optimasi yang saling terkait.
Pendekatan itu menjadi sorotan karena Samsung Foundry tidak lagi memisahkan kerja desain dan fabrikasi sebagai dua tahapan yang berjalan sendiri-sendiri. Di SAFE Forum 2026 yang digelar di kantor pusat Samsung Electronics, Seocho, Korea Selatan, perusahaan menegaskan bahwa pengembangan node 2nm kini diarahkan melalui model kerja yang lebih terintegrasi.
DTCO Jadi Inti Strategi Baru
Metode yang digunakan Samsung adalah Design Technology Co-Optimization atau DTCO. Melalui DTCO, insinyur mengoptimalkan rancangan chip dan teknologi pembuatannya secara bersamaan agar kompromi teknis dan bisnis bisa dicapai dengan lebih baik.
Di industri semikonduktor, pendekatan seperti ini dinilai penting ketika proses produksi makin rumit pada node yang terus mengecil. Samsung melihat DTCO sebagai cara untuk menyeimbangkan kebutuhan pelanggan yang ingin chip lebih kecil, lebih efisien, tetapi tetap layak diproduksi secara massal.
Salah satu fokus utamanya ada pada SRAM, yaitu memori berkecepatan sangat tinggi yang tertanam langsung di dalam prosesor. Komponen ini dianggap sangat penting untuk beban kerja AI karena data harus dapat diakses prosesor secara cepat.
Optimalisasi SRAM menjadi semakin relevan pada chip AI dan komputasi performa tinggi, yang menuntut akses data instan tanpa mengorbankan efisiensi daya. Dalam konteks 2nm, area ini dapat menjadi pembeda penting bagi pelanggan foundry yang mengejar performa sekaligus efisiensi.
Ekosistem Desain Diperluas
Samsung juga menyiapkan fondasi ekosistem yang lebih luas untuk mendukung langkah tersebut. Perusahaan menyebut bekerja sama dengan lebih dari 21 mitra di bidang Electronic Design Automation, blok Intellectual Property, dan teknologi desain chip lainnya.
Kolaborasi ini penting karena adopsi node canggih tidak hanya bergantung pada kemampuan proses fabrikasi. Alat desain, pustaka IP, dan sistem verifikasi harus selaras sejak awal agar pelanggan bisa mengembangkan chip yang kompatibel dengan proses Samsung Foundry.
Lebih dari 400 perwakilan dari 21 perusahaan mitra itu hadir di SAFE Forum 2026. Dalam acara tersebut, mereka memamerkan teknologi dan alat yang dirancang untuk membantu pelanggan mengembangkan chip di atas proses manufaktur Samsung.
AI Mendorong Arah Pengembangan
Lonjakan kebutuhan chip AI menjadi alasan utama Samsung menajamkan strategi ini. Perusahaan menyoroti upaya memperkuat kemitraan dengan perusahaan AI global, perusahaan high-performance computing, dan industri semikonduktor Korea Selatan.
Samsung ingin menempatkan diri sebagai pusat penting dalam ekosistem semikonduktor AI. Untuk mencapai posisi itu, proses canggih harus dibarengi dukungan mitra, alat desain, dan contoh penerapan yang dapat meyakinkan pelanggan.
Salah satu contoh konkret datang dari startup akselerator AI asal Korea Selatan, Rebellions. Perusahaan itu mempresentasikan studi kasus tentang bagaimana pendekatan ekosistem Samsung membantu pengembangan NPU Rebel100 di proses 4nm Samsung Foundry.
Rebel100 disebut menawarkan performa 1.024 TFLOPs dengan konsumsi daya 600W. Chip tersebut juga menggunakan memori HBM3E dari Samsung, yang memperlihatkan bagaimana satu ekosistem teknologi dapat dipadukan untuk produk AI.
Dukungan untuk Fabless Lokal
Selain menargetkan mitra besar, Samsung juga menggarap ekosistem lokal agar jalur menuju 2nm lebih mudah diakses. Perusahaan bekerja sama dengan Kementerian Perdagangan, Industri, dan Energi Korea Selatan melalui inisiatif seperti M.AX Alliance dan proyek K-CHIPS.
Program itu diarahkan untuk mengembangkan talenta semikonduktor AI serta mendukung perusahaan chip fabless lokal. Dukungan tersebut penting bagi perusahaan kecil yang punya desain menjanjikan, tetapi sering terkendala biaya dan akses pada tahap prototipe.
Di sinilah skema Multi-Project Wafer atau MPW menjadi relevan. Model ini memungkinkan beberapa perusahaan menguji desain prototipe chip pada satu wafer produksi yang dipakai bersama.
Dengan cara itu, biaya pengembangan bisa ditekan sebelum perusahaan memutuskan masuk ke produksi massal. Bagi startup dan pemain fabless yang lebih kecil, skema MPW dapat menurunkan hambatan untuk mencoba desain baru di proses manufaktur Samsung.
Rangkaian langkah yang dipaparkan Samsung di SAFE Forum 2026 memperlihatkan bahwa persaingan chip 2nm tidak lagi bertumpu pada fabrikasi semata. Pertarungan juga berlangsung pada kemampuan membangun ekosistem desain, mempercepat adopsi AI, dan menyediakan jalur pengembangan yang lebih terjangkau bagi pelanggan.
